

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 07-166323

(43)Date of publication of application : 27.06.1995

(51)Int.Cl.

C23C 14/06

(21)Application number : 05-313340

(71)Applicant : NIPPONDENSO CO LTD

(22)Date of filing : 14.12.1993


(72)Inventor : YAMAUCHI SHOICHI
HATTORI TADASHI
IWAMI MOTOHIRO

(54) PRODUCTION OF THIN β -FeSi₂ FILM AND DEVICE WITH THE SAME

(57)Abstract:

PURPOSE: To produce a thin β -FeSi₂ film having excellent thermoelectric conversion characteristics and to obtain a thin β -FeSi₂ film device.

CONSTITUTION: A single crystalline silicon layer 13 is formed on a single crystalline silicon substrate 11 with interposing an insulating film 12 and iron is deposited by PVD on the silicon layer 13 and brought into a solid phase reaction with the silicon layer 13 to form the objective thin single crystalline β -FeSi₂ film 13. In other way, at least iron is deposited by PVD on the single crystalline silicon substrate, the objective thin single crystalline β -FeSi₂ film is formed, the silicon substrate is joined to an insulating substrate to form a stuck substrate and the excess single crystalline silicon part of the silicon substrate is removed.



BEST AVAILABLE COPY

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

Best Available Copy

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office .

(19)日本国特許庁 (J P)

(12) 公 開 特 許 公 報 (A)

(11)特許出願公開番号

特開平7-166323

(43)公開日 平成7年(1995)6月27日

(51)IntCl⁴

C 2 3 C 14/06

識別記号

庁内整理番号

F I

技術表示箇所

E 9271-4K

審査請求 未請求 請求項の数5 O L (全 6 頁)

(21)出願番号 特願平5-313340

(22)出願日 平成5年(1993)12月14日

(71)出願人 000004260

日本電装株式会社

愛知県刈谷市昭和町1丁目1番地

(72)発明者 山内 庄一

愛知県刈谷市昭和町1丁目1番地 日本電装株式会社内

(72)発明者 服部 正

愛知県刈谷市昭和町1丁目1番地 日本電装株式会社内

(72)発明者 岩見 基弘

岡山県赤磐郡山陽町 山陽団地4-7-3

(74)代理人 弁理士 大川 宏


(54)【発明の名称】 β -FeSi₂ 薄膜の製造方法及び β -FeSi₂ 薄膜を有する装置

(57)【要約】

【目的】優れた熱-電気抵抗特性を有する β -FeSi₂ 薄膜の製造方法及び β -FeSi₂ 薄膜装置を提供する。

【構成】第1発明の製造方法では、単結晶シリコン基板11上に絶縁膜12を挟んで単結晶シリコン層13を形成し、この上に鉄をPVD法により堆積させ、鉄と単結晶シリコン層13とを固相反応させて単結晶の β -FeSi₂ 薄膜13を形成する。第2発明の製造方法では、単結晶シリコン基板上に少なくとも鉄をPVD法により堆積して単結晶の β -FeSi₂ 薄膜を形成し、この単結晶シリコン基板を絶縁性基板と接合して貼り合わせ基板とし、単結晶シリコン基板の余分な単結晶シリコン部分を除去する。

β -FeSi₂ 成膜法



【特許請求の範囲】

【請求項1】単結晶シリコン基板上に絶縁膜を挟んで形成された単結晶シリコン層上に鉄をPVD法により堆積させ、前記鉄と前記単結晶シリコン層とを固相反応させて単結晶の鉄シリサイド($\beta\text{-FeSi}_2$)薄膜を形成することを特徴とする $\beta\text{-FeSi}_2$ 薄膜の製造方法。

【請求項2】前記鉄シリサイド($\beta\text{-FeSi}_2$)薄膜上に更に鉄シリサイド($\beta\text{-FeSi}_2$)薄膜をエピタキシャル成長させる請求項1記載の $\beta\text{-FeSi}_2$ 薄膜の製造方法。

【請求項3】前記鉄シリサイド($\beta\text{-FeSi}_2$)薄膜は前記絶縁膜に接する請求項1記載の $\beta\text{-FeSi}_2$ 薄膜の製造方法。

【請求項4】単結晶シリコン基板上に少なくとも鉄をPVD法により堆積して単結晶の鉄シリサイド($\beta\text{-FeSi}_2$)薄膜を形成し、少なくとも表面が電気絶縁物からなる絶縁性基板の表面に前記単結晶シリコン基板を接合し、前記単結晶シリコン基板の単結晶シリコン部分を除去して前記絶縁性基板上に前記鉄シリサイド($\beta\text{-FeSi}_2$)薄膜を露出して形成することを特徴とする $\beta\text{-FeSi}_2$ 薄膜の製造方法。

【請求項5】少なくとも表面部が絶縁体層となっている絶縁性基板と、前記絶縁性基板上に形成された単結晶の鉄シリサイド($\beta\text{-FeSi}_2$)薄膜と、を備えることを特徴とする $\beta\text{-FeSi}_2$ 薄膜を有する装置。

【発明の詳細な説明】

【0001】

【産業上の利用分野】本発明は鉄シリサイド($\beta\text{-FeSi}_2$)薄膜の製造方法及び $\beta\text{-FeSi}_2$ 薄膜を有する装置に関し、詳しくは、単結晶の $\beta\text{-FeSi}_2$ 薄膜の製造方法及び単結晶の $\beta\text{-FeSi}_2$ 薄膜を有する装置に関する。

【0002】

【従来技術】 $\beta\text{-FeSi}_2$ 薄膜(以下、鉄シリサイド薄膜という)は、鉄シリサイド構造系の内、斜方晶の構造をもつもので、六方晶の構造をもつ $\alpha\text{-FeSi}_2$ と区別される。 $\beta\text{-FeSi}_2$ は優れた熱-電気抵抗特性を有することが知られている。特開平4-210463号公報は、アルミナ基板上にPVD法により多結晶の鉄シリサイド($\beta\text{-FeSi}_2$)膜を堆積するに際し、堆積時の基板温度を200~600℃とし、その後、500~900℃でアニールすることにより、サーミスタ定数のばらつきが小さくなることを開示している。

【0003】また、単結晶シリコン基板上に鉄をPVD法により堆積してヘテロエピタキシャル成長により鉄シリサイド($\beta\text{-FeSi}_2$)薄膜を形成することも提案されている。

【0004】

【発明が解決しようとする課題】しかしながら、上記した $\beta\text{-FeSi}_2$ 薄膜は、多結晶構造を有するので、キャリア移動度が低く、その為に熱-電気抵抗特性(熱電変換感度)が低いという不具合があり、更に特性のばらつきが大きいという不具合があった。一方、単結晶シリコン基板上に鉄シリサイド($\beta\text{-FeSi}_2$)薄膜を形成する場合は、鉄シリサイド($\beta\text{-FeSi}_2$)薄膜と単結晶シリコン基板との間の電気抵抗又は単結晶シリコン基板の電気抵抗が鉄シリサイド($\beta\text{-FeSi}_2$)薄膜自身の電気抵抗に並列に加わり、そのために鉄シリサイド($\beta\text{-FeSi}_2$)薄膜自体の抵抗変化が検出困難となる不具合があった。

【0005】本発明では上記問題に鑑みなされたものであり、優れた熱-電気抵抗特性を有する $\beta\text{-FeSi}_2$ 薄膜の製造方法を提供することを、その第1の目的とし、優れた熱-電気抵抗特性を有する $\beta\text{-FeSi}_2$ 薄膜をもつ装置を提供することを、その第2の目的としている。

【0006】

【課題を解決するための手段】第1発明の $\beta\text{-FeSi}_2$ 薄膜の製造方法は、単結晶シリコン基板上に絶縁膜を挟んで形成された単結晶シリコン層上に鉄をPVD法により堆積させ、前記鉄と前記単結晶シリコン層とを固相反応させて単結晶の鉄シリサイド($\beta\text{-FeSi}_2$)薄膜を形成することを特徴としている。

【0007】好適な態様では、前記鉄シリサイド($\beta\text{-FeSi}_2$)薄膜上に更に鉄シリサイド($\beta\text{-FeSi}_2$)薄膜をエピタキシャル成長させる。好適な態様では、前記鉄シリサイド($\beta\text{-FeSi}_2$)薄膜は前記絶縁膜に接する。第2発明の $\beta\text{-FeSi}_2$ 薄膜の製造方法は、単結晶シリコン基板上に少なくとも鉄をPVD法により堆積して単結晶の鉄シリサイド($\beta\text{-FeSi}_2$)薄膜を形成し、少なくとも表面が電気絶縁物からなる絶縁性基板の表面に前記単結晶シリコン基板を接合し、前記単結晶シリコン基板の単結晶シリコン部分を除去して前記絶縁性基板上に前記鉄シリサイド($\beta\text{-FeSi}_2$)薄膜を露出して形成することを特徴としている。

【0008】第3発明の $\beta\text{-FeSi}_2$ 薄膜を有する装置は、少なくとも表面部が絶縁体層となっている絶縁性基板と、前記絶縁性基板上に形成された単結晶の鉄シリサイド($\beta\text{-FeSi}_2$)薄膜とを備えることを特徴としている。

【0009】

【作用及び発明の効果】第1発明の $\beta\text{-FeSi}_2$ 薄膜の製造方法では、単結晶シリコン基板上に絶縁膜を挟んで単結晶シリコン層が形成されたいわゆるシリコンオンインシュレータ(SOI)構造の基板を用い、この上に鉄をPVD法により堆積させ、鉄と単結晶シリコン層と

を固相反応させて単結晶の鉄シリサイド ($\beta\text{-FeSi}_2$) 薄膜を形成する。

【0010】このようにすれば、鉄シリサイド ($\beta\text{-FeSi}_2$) 薄膜が単結晶となるので、従来の多結晶の鉄シリサイド ($\beta\text{-FeSi}_2$) 薄膜に比べて格段にキャリア移動度が優れ、その為に優れた熱-電気抵抗特性 (熱電変換感度) をもち、特性のばらつきも小さい単結晶の鉄シリサイド ($\beta\text{-FeSi}_2$) 薄膜を製造することができる。しかも、この鉄シリサイド ($\beta\text{-FeSi}_2$) 薄膜は、絶縁膜により単結晶シリコン基板から電気的に絶縁されるので鉄シリサイド ($\beta\text{-FeSi}_2$) 薄膜の電気抵抗を検出する際に単結晶シリコン基板の電気抵抗が鉄シリサイド ($\beta\text{-FeSi}_2$) 薄膜の電気抵抗に含まれることがない。

【0011】すなわち、この発明では、単結晶シリコン基板の単結晶構造に基づいて絶縁膜上のシリコン層を単結晶化し、この単結晶シリコン層とPVD鉄層との固相反応により単結晶の鉄シリサイド ($\beta\text{-FeSi}_2$) 薄膜を形成するので、ばらつきが少なくかつ高感度の熱-電気抵抗特性を有する $\beta\text{-FeSi}_2$ 薄膜の製造方法を実現することができる。

【0012】第1発明の好適な態様において、上記した固相反応により成長された鉄シリサイド ($\beta\text{-FeSi}_2$) 薄膜上に更に鉄シリサイド ($\beta\text{-FeSi}_2$) 薄膜をエピタキシャル成長させる。上記した固相反応により形成された鉄シリサイド ($\beta\text{-FeSi}_2$) 薄膜 (以下、基膜ともいう) は膜厚の増加とともに結晶品質が低下する (特に50nmを超えると) ので、この薄く形成した基膜上に鉄及びシリコンを原子比で1対2の割合で供給して鉄シリサイド ($\beta\text{-FeSi}_2$) 薄膜を更にエピタキシャル成長する。

【0013】このようにすれば、使用に際し好適な厚さ (50nm以上) の単結晶 $\beta\text{-FeSi}_2$ 薄膜を絶縁膜上に形成することができる。第1発明の好適な態様では、鉄シリサイド ($\beta\text{-FeSi}_2$) 薄膜は絶縁膜に接する。このようにすれば、鉄シリサイド ($\beta\text{-FeSi}_2$) 薄膜の電気抵抗と並列に単結晶シリコン層の電気抵抗が接続されることがなく、鉄シリサイド ($\beta\text{-FeSi}_2$) 薄膜の熱-電気抵抗特性が一層高感度となる。

【0014】第2発明の $\beta\text{-FeSi}_2$ 薄膜の製造方法は、単結晶シリコン基板上に少なくとも鉄をPVD法により堆積して単結晶の鉄シリサイド ($\beta\text{-FeSi}_2$) 薄膜を形成し、この単結晶シリコン基板を絶縁性基板と接合して貼り合わせ基板とし、単結晶シリコン基板の余分な単結晶シリコン部分を除去する。このようにすれば、鉄シリサイド ($\beta\text{-FeSi}_2$) 薄膜が単結晶となるので、従来の多結晶の鉄シリサイド ($\beta\text{-FeSi}_2$) 薄膜に比べて格段にキャリア移動度が優れ、その為に優れた熱-電気抵抗特性 (熱電変換感度) をもち、特性のばらつきも小さい単結晶の鉄シリサイド ($\beta\text{-FeSi}_2$) 薄膜を製造することができる。しかも、この鉄シリサイド ($\beta\text{-FeSi}_2$) 薄膜は、絶縁膜により単結晶シリコン基板から電気的に絶縁されるので鉄シリサイド ($\beta\text{-FeSi}_2$) 薄膜の電気抵抗を検出する際に単結晶シリコン基板の電気抵抗が鉄シリサイド ($\beta\text{-FeSi}_2$) 薄膜の電気抵抗に含まれることがない。

【0015】なお、絶縁性基板は例えばアルミナのような絶縁体基板でもよく、又は表面にシリコン酸化膜を有する単結晶シリコン基板のような表面部のみ電気絶縁性を有する基板でもよい。第3発明の $\beta\text{-FeSi}_2$ 薄膜を有する装置は、例えば上記した製造方法により形成された $\beta\text{-FeSi}_2$ 薄膜を有する電気装置であり、従来の多結晶 $\beta\text{-FeSi}_2$ 薄膜装置又は単結晶シリコン基板上に形成した $\beta\text{-FeSi}_2$ 薄膜装置に比較して、上述の理由により格段に優れた熱-電気抵抗変換感度を有する装置となる。

【0016】好適な態様において、絶縁性基板は表面に絶縁体層を有する単結晶シリコン基板からなり、絶縁体層上に単結晶シリコン層が配設され、単結晶シリコン層に $\beta\text{-FeSi}_2$ 薄膜の出力信号を処理するセンス回路が形成される。このようにすれば、一層高感度の熱-電気抵抗特性をもつ装置を実現することができる。

【0017】すなわち、この装置では、 $\beta\text{-FeSi}_2$ 薄膜に隣接してそのセンス回路 (アンプ) を設けることができ、 $\beta\text{-FeSi}_2$ 薄膜すなわち感熱素子とセンス回路とを接続する信号線が極めて短くなり、この信号線の電気抵抗に起因する熱雑音電圧を低減でき、また、この信号線に誘導される電磁ノイズ電圧も低減できる。

【0018】

【実施例】

(実施例1) 以下、第1発明の $\beta\text{-FeSi}_2$ 薄膜の製造方法の一例を図1を参照して説明する。まず、図1(a)に示すように、面方位が (111) 又は (100)、好ましくは (111) のSIMOXウエハ (酸素イオン注入により形成した酸化膜を誘電体とする誘電体分離Si基板) 1を準備する。このSIMOXウエハ1は、単結晶シリコン基板11と、その上に酸素イオンの注入及び加熱により形成されたシリコン酸化膜層12と、その上の単結晶シリコン層13とからなる。

【0019】次に、この単結晶シリコン層13をエッチングしてその厚さを約10~50nm、好ましくは10~30nmとする。これは、この単結晶シリコン層13から形成する単結晶の鉄シリサイド ($\beta\text{-FeSi}_2$) 薄膜の結晶性を向上するためである。エッチングは、単結晶シリコン層13を熱酸化して形成した熱酸化膜 (図示せず) を希ふっ酸によりエッチングする方法が膜厚の均一性向上のために好適である。もちろん、このエッチングプロセスは複数回実施可能である。

【0020】次に、単結晶シリコン層13上にFe層をスパッタリング法 (他のPVD法でもよい) にて堆積す

る。堆積されたFe層は堆積直後時点では一部が β -FeSi₂で残部がFe層となっているが、ここでは簡単のために堆積層を β -FeSi₂テンプレート膜2と呼ぶ。なお、この β -FeSi₂テンプレート膜2における鉄シリサイド(FeSi₂)層の結晶構造は単結晶シリコン層13の面方位(ここでは111)に規制されて、面方位が(101)の単結晶 β -FeSi₂構造となる(図1(b)参照)。スパッタリングは、高真空(ベース真空度 $\sim 10^{-5}$ Pa、堆積中真空度 $\sim 10^{-3}$ Pa)におけるAr⁺イオンスパッタリング法により行った。Fe層の堆積膜厚は単結晶シリコン層13の膜厚に対してFe:Si=15:53になるようにした。また、堆積中の基板温度は625 \sim 725℃とした。

【0021】次に、 β -FeSi₂テンプレート膜2上に、更にFeとSiを原子比で1対2の割合で同時にAr⁺イオンスパッタリング法により堆積させる。基板温度は同じく625 \sim 725℃とする。これにより、この堆積層も一部が β -FeSi₂で残部がFe層となる。全 β -FeSi₂膜厚は約50nmとした。その後、真空チェンバー内で基板温度625 \sim 725℃で60分間程度アニールして、堆積層を全て単結晶の β -FeSi₂薄膜3とする(図1(c)参照)。

【0022】Fe、Si同時イオンスパッタの条件を更に記載すると、Feターゲットと基板との距離は200mm、Siターゲットと基板との距離は200mm、Ar⁺スパッターガンの加速電圧は、ともに1.5KV、減速電圧は、0.5KVである。またアーク電圧はFe、Siともに61Vで、アーク電流はFe0.6 \sim 1.2A、Si1.2Aとして、堆積速度を制御する。Fe、Siの堆積速度は各々3.7 \sim 6.0nm/分、及び、13 \sim 15nm/分、特に、Feが3.7nm/分、Siが14nm/分とするのが最適であった。これらの堆積速度は鉄シリサイド(β -FeSi₂)膜の化学量論的組成を考慮したものである。

【0023】なお、上記したFeとSiを原子比で1対2の割合で同時に堆積する堆積後工程及びその後のアニール工程は省略可能である。ただし、アニール工程を省略する場合には、スパッタリング堆積工程(図1

(b))をゆっくり実施することが好ましい。すなわち、堆積時及びその後のアニール時の基板温度を625 \sim 725℃とすることにより、堆積されたFe層は堆積中及びその後のアニール処理により単結晶シリコン層13と反応して鉄シリサイド(FeSi₂)層となり、この鉄シリサイド(FeSi₂)層の結晶構造は元の単結晶シリコン層13の面方位(ここでは111)に規制されて、面方位が(101)の単結晶の β -FeSi₂薄膜2となる。なお、単結晶の β -FeSi₂薄膜3と単結晶シリコン層13との格子不整合率1.4%である。また、 β -FeSi₂薄膜2の単結晶性は、膜厚を約50nm以下とした場合に特に優れている。

【0024】図1(b)の β -FeSi₂テンプレート膜2を最終的に50nmとするためには、単結晶シリコン層2及び、Feとともに供給するSi層の堆積膜厚の合計を約53nm、堆積するFe層を未反応と仮定して約15nmとするのが好ましい。

(実施例2)他の実施例を図2を参照して説明する。

【0025】この実施例では、単結晶シリコン基板11上にシリコン酸化膜12を挟んで単結晶シリコン基板4を張り合わせ、単結晶シリコン基板4を実施例1の単結晶シリコン層13と同じ程度の膜厚となるまで、研磨、エッチングして貼り合わせ基板を形成し(図2

(a))、以降の工程は実施例1と同じとして(図2(b))、シリコン酸化膜12上に β -FeSi₂薄膜3を形成した(図2(c))。

【0026】以下、この貼り合わせ基板の製造方法を説明すると、単結晶シリコン基板11の一方の主面に鏡面研磨を施した後、熱酸化を施しシリコン酸化膜12を形成する。そして、この単結晶シリコン基板11表面のシリコン酸化膜12側に、鏡面研磨された主面を有する第2の単結晶シリコン基板3を十分に清浄な雰囲気下で密着、加熱して接合する。次に、単結晶シリコン基板4を鏡面研磨し、エッチングして貼り合わせ基板を形成する。

(実施例3)他の実施例を図3を参照して説明する。

【0027】この実施例では、単結晶Si基板4上に上記実施例1、2と同一工程で β -FeSi₂薄膜5を形成し、一方、表面にシリコン酸化膜12を有する単結晶シリコン層11を準備し、これら両基板4、11を貼り合わせて貼り合わせ基板を形成し(図3(a))、その後で、単結晶シリコン基板4の単結晶シリコン部分を研磨、エッチングして、 β -FeSi₂薄膜5を形成した。

【0028】なお、貼り合わせ基板の製法は実施例2と同じである。ただ、貼り合わせ前に、シリコン酸化膜12はキャロス洗浄(H₂SO₄:H₂O₂=4:1)を施し、 β -FeSi₂膜5は有機溶媒により洗浄する。そして貼り合わせ後、不活性ガス雰囲気中で熱処理を施して図3(a)の貼り合わせ基板を得る。なお、この場合、シリコン酸化膜12を有する単結晶シリコン基板11をアルミナ基板などの絶縁基板に置換可能であることはいうまでもない。

【0029】なお、上記した各実施例の構造の単結晶シリコン基板11上にシリコン酸化膜12を介して β -FeSi₂薄膜3、5を有する装置は単結晶シリコンSOI構造を有するので、SOI基板のシリコン酸化膜12上の単結晶シリコン基板11を、 β -FeSi₂薄膜形成予定領域のみ予め所定の厚さにエッチングし、IC形成予定領域はIC形成可能な膜厚のままとし、その後で、IC形成予定領域にバイポーラ又はMOSセンス回路を形成し、その後、 β -FeSi₂薄膜形成予定領域


に $\beta\text{-FeSi}_2$ 薄膜3、5を形成し、その後、 $\beta\text{-FeSi}_2$ 薄膜3、5の端部と上記センス回路の入力端とを層間絶縁膜上の導体線で接続してセンス回路及び $\beta\text{-FeSi}_2$ 薄膜を有する半導体装置（感温装置）を製造することもできる。

【図面の簡単な説明】


【図1】 本発明の $\beta\text{-FeSi}_2$ 薄膜の製法の一実施例を示す工程図である。

【図2】 本発明の $\beta\text{-FeSi}_2$ 薄膜の製法の一実施例

【図1】



【図2】




を示す工程図である。

【図3】 本発明の $\beta\text{-FeSi}_2$ 薄膜の製法の一実施例を示す工程図である。

【符号の説明】

- 1 1は単結晶シリコン基板、
- 1 2はシリコン酸化膜、
- 1 3は単結晶シリコン層、
- 3は $\beta\text{-FeSi}_2$ 薄膜。

【図3】



**This Page is Inserted by IFW Indexing and Scanning
Operations and is not part of the Official Record**

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

☒ **BLACK BORDERS**

☒ **IMAGE CUT OFF AT TOP, BOTTOM OR SIDES**

☒ **FADED TEXT OR DRAWING**

☐ **BLURRED OR ILLEGIBLE TEXT OR DRAWING**

☐ **SKEWED/SLANTED IMAGES**

☒ **COLOR OR BLACK AND WHITE PHOTOGRAPHS**

☐ **GRAY SCALE DOCUMENTS**

☐ **LINES OR MARKS ON ORIGINAL DOCUMENT**

☐ **REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY**

☐ **OTHER:** _____

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.